• Strona główna AGH
  • AGH Main Page
 
Szukaj w systemie LAB
grupa / kierunek:
Technologie informacyjne / Elektronika

Specjalizowane układy scalone CMOS i architektury systemów przetwarzania i transmisji sygnałów.

Kierownik: Prof. dr hab. inż. Stanisław Kuta
Jednostka wiodąca: Katedra Elektroniki
Wydział Informatyki, Elektroniki i Telekomunikacji
Główni wykonawcy:
dr hab. inż. Ryszard Golański; dr inż. Jacek Jasielski; dr inż. Jacek Kołodziej, dr inż. Dariusz Kościelnik; dr inż. Jerzy Kral; dr inż. Witold Machowski; dr inż. Marek Miśkowicz, mgr inż. Artur Mirocha, dr inż. Jacek Stępień
Cele ogólne badań:
Opracowanie wybranych niskonapięciowych analogowych bloków funkcjonalnych realizowanych w oparciu o invertery CMOS w systemach VLSI.
Opracowanie układów scalonych CMOS: kodeka delta z nierównomiernym próbkowaniem oraz asynchronicznego przetwornika ADC z modulacją delta – sigma.
Zaprojektowanie i oszacowanie jakości nowych architektur sieciowych systemów rozproszonych oraz protokołów dla sieci czujników
Projekty w ramach których realizowany jest temat:
- DS - Aplikacje systemów elektronicznych (Projektowanie niskonapięciowych układów analogowych z uwzględnieniem wymogów głęboko-submikronowych technologii CMOS VLSI, Architektury i protokoły systemów o inteligencji rozproszonej, Systemy kontrolno-pomiarowe akwizycji i transmisji danych).
- BW - Algorytmy i implementacja układów i systemów elektronicznych (Opracowanie nowych specjalizowanych układów scalonych ASIC, Sieci sensorowe i ich integracja z bazowymi sieciami teleinformatycznymi, Projekt i realizacja kodeka delta z adaptacją próbkowania na bazie współcześnie dostępnych rozwiązań układowych technologii CMOS, Nowe metody projektowania i nowe rozwiązania układowe niskonapięciowych analogowych układów CMOS o małym poborze mocy).
- Grant N N515 4244 33, Kodek delta z nierównomiernym próbkowaniem - do rejestracji sygnałów niestacjonarnych w systemach mobilnych, 2008 – 09.
- Grant N515 044 31/1496, Układowe realizacje jednobitowych przetworników delta z adaptacją częstotliwości próbkowania, 2006-07.
-Grant N N515 410134, Niskonapięciowe analogowe bloki funkcjonalne realizowane w oparciu o invertery CMOS w systemach VLSI. Metody projektowania, ograniczenia, struktury i architektury układowe oraz aplikacje, 2008 – 09.
-Grant N N517 397734, Limity wydajności predykcyjnych protokołów kontroli dostępu typu CSMA dla sieci czujników, 2008 -09.
Najważniejsze uzyskane wyniki:
Opracowano oryginalne, niskonapięciowe układy scalone zrealizowane w oparciu o inwertory CMOS: filtry C – Gm o działaniu ciągłym, układy mnożące, asynchroniczne modulatory delta – sigma.
Dokonano oceny maksymalnej przepustowości protokołów CSMA z unikaniem kolizji stosowanych w sieciach czujników.
Sformułowano oryginalną analityczną metodę oceny wydajności protokołu p-CSMA kontroli dostępu do kanału komunikacyjnego w sieciach LonWorks.
Opracowano układ asynchronicznego przetwornika ADC z modulacją delta-sigma oraz układ logiki adaptacyjnej kodeka pracującego z algorytmem ANSDM.
Patenty, know how, wdrożenia:
Zgłoszenie wynalazku: “Sposób i układ do przetwarzania sygnałów analogowych na sygnały cyfrowe z asynchroniczną modulacją delta-sigma”
P384548 zgłoszenie rozwiązania do Krajowego Urzędu Patentowego,
P382152 zgłoszenie międzynarodowe w trybie PCT.
Najważniejsze publikacje:
1.W. Machowski, S. Kuta, J. Jasielski: “Fourquadrant analog multiplier based on CMOS inverters” Analog Integrated Circuits and Signal Processing, pp. 249-259, June, 2008,
2.W. Machowski, J. Jasielski, S. Kuta, “Low voltage low frequency continuous time CMOS antialiasing filters”, MIXDES 2007: Ciechocinek, Poland, 21–23 June, 2007, ss. 641–644.
3.S.Kuta, J. Jasielski, W. Machowski, “Niskonapięciowe analogowe bloki funkcjonalne realizowane w oparciu o inwertery CMOS”, Pomiary Automatyka Kontrola, Nr.3, 2007, ss. 70-77.
4.Golański R.: "Study on the dynamic range of delta modulations with time-varying sampling periods". IEEE Signal Processing Letters, vol.11, No.8, 2004, pp.666-670.
5.Golański R, Kołodziej J., Nonuniform delta converters – Design Methodology, Proceedings of the 5th WSEAS Int. Conf. on Electronics, Hardware, Wireless and Optical Communications, Madrit, Spain, February 15-17, 2006 (pp 58-63).
6.Golański R, Kołodziej J., Adaptive Rate Delta Codec Design and Implementation, WSEAS Transactions on Electronics, Issue 3, Volume 3, March 2006, ISSN 1109-9445, 103-111,
7.D. Kościelnik, The New Transmission Protocol with CSMA Mechanism for Rotating Omega Network, Proceedings of IEEE International Symposium of Industrial Electronics, Montreal, Kanada 2006.
8.D. Kościelnik, M. Miśkowicz, „Asynchronous Sigma-Delta Analog-to-Digital Converter 1.Modulator based on the Charge Pump Integrator”, Analog Integrated Circuits & Signal Processing, vol. 53, October 2007.
2.M. Miśkowicz, „Prediction efficiency in predictive p-CSMA/CD”, IFIP International Symposium on Network Centric Ubiquitous Systems NCUS’2006, X. Zhou et al. (Eds.), Lecture Notes in Computer Science, vol. 4097, pp. 203-212, Springer Verlag 2006 (Impact factor 0.402).
3.M. Miśkowicz, „On the Capacity of p-Persistent CSMA”, International Journal of Computer Science and Network Security, vol. 7, no. 11, pp. 38-43, 2007.
4.M. Miśkowicz, „Analysis of Mean Access Delay in Variable-Window CSMA”, Sensors, vol. 7, no. 12, 3535-3559 , 2007.
5.M. Miśkowicz R. Golański, „LON technology in wireless sensor networking applications”, Sensors, Special Issue ”Wireless sensor networks and platforms”, vol. 6, pp. 30–48, 2006.
6.M. Miśkowicz, „Comparison of intensive and extensive sensor networking technologies”, International Journal on Online Engineering, vol 2, no 2, 2006.
Adres strony internetowej:
Dane osoby kontaktowej:
Dr hab. inż. Ryszard Golański tel. 012-636-30-23
e-mail: golansk@agh.edu.pl

data aktualizacji: 2009-03-01

All rights reserved (c) 2013 Akademia Górniczo-Hutnicza